香港飛龍.online 官方授權發布的第4代「香港飛龍」標誌 本文内容： 公衆號記得加星標??，第一時間看推送不會錯過。來源：內容編譯自techxplore，謝謝。通過採用由直接放置在動態隨機存取存儲器堆棧上方的處理單元組成的三維堆疊計算架構，開發了一種用於 3D 集成芯片的新型電源技術。爲了實現這一目標，研究人員開發了精密高速鍵合技術和粘合劑技術等關鍵技術。這些新技術有助於滿足高性能計算應用的需求，這些應用既需要高內存帶寬，又需要低功耗和低電源噪聲。從電視等簡單的家用電器到筆記本電腦和智能手錶，電子設備改變了我們的日常生活。半導體制造技術和芯片封裝工藝的進步是這些電子設備爆炸式增長的關鍵。然而，在當今人工智能(AI) 和高性能計算時代，對更快、更高效處理器的需求仍未得到滿足。傳統的系統級封裝 (SiP) 方法利用焊料凸塊將半導體芯片排列在二維平面 (2D) 上，但其尺寸受限，亟需開發新型芯片集成技術。爲此，日本東京科學研究所 (Science Tokyo) 的一支研究團隊構思了一種名爲 BBCube 的創新型 2.5D/3D 芯片集成方法。此外，爲了推動 BBCube 的實際應用，他們開發了三項關鍵技術。他們的研究成果和結果最近在2025 年 5 月 27 日至 5 月 30 日舉行的2025 IEEE 第 75 屆電子元件和技術會議 (ECTC)上進行了展示。（感興趣的朋友可以點擊鏈接查閱：https://ectc.net/program/75-ECTCFinal-Web.pdf）該研究團隊由日本東京科學研究所（Science Tokyo）綜合研究中心WOW聯盟異構與功能集成部門的特聘教授Norio Chujo、Takayuki Ohba和其他科學家組成，最初開發了一種面朝下的晶圓上芯片（COW）工藝，以規避使用焊料互連的侷限性。他們利用噴墨技術和選擇性粘合劑塗覆方法，成功地將不同尺寸的芯片順序鍵合到 300 毫米華夫晶圓上，芯片間間距僅爲 10 μm，最短貼裝時間不到 10 毫秒。在解釋精確的 COW 工藝時，Chujo 評論道：“超過 30,000 個不同尺寸的芯片被製造到華夫晶圓上，實現了更快的鍵合速度，並且沒有發生任何芯片脫落故障。”爲了實現這種精確高速的COW工藝，研究人員將注意力轉向解決可能影響超薄晶圓多層堆疊的熱穩定性問題。通過精心設計化學特性，他們開發了一種可用於COW和晶圓對晶圓工藝的新型粘合劑材料DPAS300。這種新型粘合劑由有機-無機混合結構組成，在實驗研究中表現出了良好的粘合性和耐熱性。最後，爲了實現高內存帶寬並提升 BBCube 的電源完整性，科學家們採用了 3D xPU-on-DRAM 架構，並通過新的電源分配高速公路進行強化。這包括在 xPU 和 DRAM 之間嵌入電容器、在華夫晶圓上實現重新分佈層，以及在晶圓通道和 DRAM 劃線中放置硅通孔。Chujo 強調 3D 堆疊計算架構的優勢，他表示：“這些創新將數據傳輸所需的能量降低到傳統系統的五分之一到二十分之一，同時還將電源噪聲抑制到 50 mV 以下。”總的來說，東京科學大學的研究人員開發的芯片集成技術有可能改變下一代計算架構。https://techxplore.com/news/2025-06-3d-chip-stacking-method-traditional.html*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。今天是《半導體行業觀察》爲您分享的第4071期內容，歡迎關注。加星標??第一時間看推送，小號防走丟求推薦 (本文内容不代表本站观点。) --------------------------------- |
本網站是"非商業"(non-commercial)。 暫統計至2025年6月25日，本網站共113091篇文章。 本網頁使用CDN cache緩存，顯示的網頁內容可能並非最新版本。
