CXL的進展：尚未成熟 - asiasworldcity.hk

香港飛龍.online 官方授權發布的第4代「香港飛龍」標誌

本文内容：

如果您希望可以時常見面，歡迎標星收藏哦~來源：內容編譯自eejournal。近年來，CXL正在成爲大家的焦點。事實上，在開發CXL標準、基於該標準生產早期計算機硬件（內存模塊和內存服務器）以及從該硬件獲取一些性能數據方面確實取得了長足的進步。從性能數據中，現在可以確定哪些應用程序最適合使用基於CXL的內存子系統，哪些不適合。內存專家JimHandy在一箇分享中概述了CXL的現狀。他首先指出，就像七個盲人摸象一樣，CXL憑藉其在各個修訂版本中新增的功能，擁有了豐富的功能。CXL可用於：保持多種處理器類型(xPU)之間的內存一致性。消除數據中心內各個CPU中的閒置內存。擴展可連接到單個CPU的內存量。增加CPU、服務器或機架的內存帶寬。支持持久內存。隱藏DDR4、DDR5和DDR6SDRAM庫之間的操作差異。在xPU之間傳遞消息。根據應用程序的不同，其中一些功能將比其他功能更重要，正如Handy通過來自可能使用CXL內存的不同系統OEM的回應所說明的那樣：Google：閒置內存並不重要，因爲Google的虛擬機非常小，可以輕鬆高效地裝入CPU內存中。IBM和佐治亞理工學院：DDR不是一箇好的答案，因爲多處理器CPU在DDR通道上排隊的效率低於與CXL內存通信的效率。AI提供商：我們需要GPU上巨大的內存和HBM存儲的快速加載。超大規模：我們想要“任意到任意”的xPU連接。PCOEM：CXL並非立即可用。Handy還指出，CXL是一箇相對較新的標準。CXL聯盟於2019年發佈了CXL1.0和CXL1.1。CXL2.0於2020年底發佈，它增加了CXL交換的概念，以支持數據中心機架內的多箇主機xPU。CXL3.0、3.1和3.2增加了多項功能，包括多箇交換機層，以支持跨機架通道的連接，預計將於2022年至2024年間發佈。CXL聯盟系統和軟件工作組聯合主席MaheshNatu展示了一張圖表，說明瞭多年來CXL的覆蓋範圍如何從單個CPU系統擴展到機架，再擴展到機架通道：多年來，CXL的覆蓋範圍已從單個CPU系統擴展到機架，再到機架通道在演示過程中，Natu展示了常見的內存層次結構圖，展示了服務器上以及連接到服務器系統網絡結構的CXL內存如何融入層次結構：CXL內存位於服務器主內存（目前通常爲SDRAM）和存儲設備（閃存SSD或HDD）之間然而我認爲這幅圖並不能展現全貌。這些金字塔代表了服務器中單個CPU的內存層次結構。然而，越來越明顯的是，CXL僅在多服務器環境中纔有意義。因此，多維內存層次結構可能如下所示：光纖連接CXL內存位於服務器主內存（通常爲本地連接的SDRAM）和閃存SSD或HDD存儲之間，但跨越CXL網絡中的所有服務器顯然，CXL的目標客戶是數據中心級的大型系統。因此，PCOEM對此興趣不大也就不足爲奇了，就像他們對數據中心架構日益重要的800Gbps以太網端口並不特別感興趣一樣。基於上述系統開發人員的不同興趣以及當前操作系統對CXL內存子系統的支持相對缺乏，Handy預測CXL內存子系統的銷售要到2027年纔會開始騰飛。以下是他在SNIA網絡研討會期間展示的圖表：JimHandy預測，除非有支持CXL功能的軟件出現，否則基於CXL的內存銷量不會大幅增長。他估計這要到2027年才能實現管CXL硬件尚不成熟，且目前缺乏支持其衆多功能的軟件，但已有一些報告開始展現CXL在大型系統中的優勢。MART模塊化技術高級產品營銷經理TorrySteele的演講部分提供了一些見解。他的第一個主題是直接比較DDR內存與CXL內存的延遲和帶寬。DDR內存控制器與直接連接的DDRSDRAM之間的延遲約爲100納秒。CPU片上CXL內存控制器與使用PCIegen5協議的CXL內存板或模塊之間的延遲約爲170到210納秒，大約是觀察到的DDR延遲的兩倍。如果插入一箇CXL交換機，延遲將變爲270到510納秒。顯然，使用CXL內存會增加內存延遲。從帶寬角度來看，DDR5-6400SDRAMDIMM的傳輸速度約爲51.2GB/秒，而通過16通道PCIeGen5連接連接到CPU片上CXL內存控制器的CXL內存板的傳輸速度爲64GB/秒。因此，這兩種連接系統具有可比性，但CXL連接所需的CPU引腳數要少一箇數量級，因此在引腳數相同的情況下，以CXL爲中心的CPU可以設計比DDR端口多得多的CXL端口，從而實現更優的內存帶寬，並直接支持更大的內存子系統，但這同樣是以延遲爲代價的。有些應用程序對延遲敏感，而有些應用程序對延遲不太敏感，只是需要更高的內存帶寬。美光公司和AMD進行了測試，並發表了題爲“CXL內存擴展：深入瞭解實際平臺”的白皮書，結果表明基於CXL的內存子系統可提供顯著的性能優勢，具體取決於應用程序。在受內存容量限制的系統上使用TPC-H基準進行的MicrosoftSQL數據庫測試中，使用CXL擴展系統內存容量可將SSDI/O分頁減少44%至88%，並使應用程序性能提升23%。在涉及ApacheSpark（一種專爲大規模數據處理而設計的開源分析引擎，運行監督式機器學習算法SVM）的機器學習測試中，CXL內存使性能提高了一倍以上。當應用程序的20%的內存存儲映射到CXL內存時，CloverLeafHPC（高性能計算）應用程序的性能提高了17%。在該應用程序中，與本地連接的DRAM相比，CXL內存爲應用程序提供的內存帶寬增加了33%。總體而言，基於CXL標準的內存子系統現已投入生產。測試表明，CXL內存子系統在某些應用中能夠帶來切實的效益。某些系統開發商（例如數據中心超大規模企業）對CXL內存子系統的興趣會比其他開發商更大。最後，CXL至少還需要一兩年的時間才能成熟，成爲能夠在數據中心廣泛應用的產品。https://www.eejournal.com/article/a-cxl-progress-report-the-elephant-is-learning-to-dance/半導體精品公衆號推薦專注半導體領域更多原創內容關注全球半導體產業動向與趨勢*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅爲了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯繫半導體行業觀察。今天是《半導體行業觀察》爲您分享的第4047期內容，歡迎關注。『半導體第一垂直媒體』實時專業原創深度公衆號ID：icbank喜歡我們的內容就點“在看”分享給小夥伴哦

(本文内容不代表本站观点。)
---------------------------------